

METHOD OF MANUFACTURING COMPOUND SEMICONDUCTOR LIGHT-EMITTING ELEMENT

Publication number: JP2002289917

Publication date: 2002-10-04

Inventor: TOMOMURA YOSHITAKA; KITAGAWA MASAHIKO

Applicant: SHARP KK

Classification:

- international: **H01L33/00**; H01L21/363; **H01L33/00**; H01L21/02;
(IPC1-7): H01L21/363; H01L33/00

- european:

Application number: JP20020005707 20020115


Priority number(s): JP20020005707 20020115

Report a data error here

Abstract of JP2002289917

PROBLEM TO BE SOLVED: To solve the problem in the conventional manufacturing method of a current not being necessarily made narrow with respect to the body of a light-emitting element, so that the current leaks on the flank of the body of the light-emitting element, and the current in high density being not injected into the luminous layer.

SOLUTION: This manufacturing method for a compound semiconductor light-emitting element has a process of forming a growth layer, consisting of a compound semiconductor including a first conductivity-type of conductive layer and a luminous layer in this order on an insulating substrate, a process of exposing the first conductivity-type conductive layer by etching a part of the growth layer, a process of forming an insulating layer on the surface of the light-emitting element, a process of providing a first electrode in a section where the first conductivity-type conductive layer is exposed, and a process of forming a second electrode the luminous layer, and the insulating layer is provided between the first electrode and the second electrode. Using such a method, a highly efficient light-emitting element can be obtained.



Data supplied from the esp@cenet database - Worldwide

(19) 日本国特許庁 (J P)

(12) 公 開 特 許 公 報 (A)

(11) 特許出願公開番号

特開2002-289917

(P2002-289917A)

(43) 公開日 平成14年10月4日 (2002. 10. 4)

(51) Int.Cl.⁷

識別記号

F I

テマコード (参考)

H 0 1 L 33/00

H 0 1 L 33/00

D 5 F 0 4 1

// H 0 1 L 21/363

21/363

5 F 1 0 3

審査請求 有 請求項の数 1 O L (全 11 頁)

(21) 出願番号 特願2002-5707 (P2002-5707)

(62) 分割の表示 特願平10-332248の分割

(22) 出願日 昭和63年7月21日 (1988. 7. 21)

(71) 出願人 000005049

シャープ株式会社

大阪府大阪市阿倍野区長池町22番22号

(72) 発明者 友村 好隆

大阪府大阪市阿倍野区長池町22番22号 シ

ャープ株式会社内

(72) 発明者 北川 雅彦

大阪府大阪市阿倍野区長池町22番22号 シ

ャープ株式会社内

(74) 代理人 100103296

弁理士 小池 隆彌 (外1名)


最終頁に続く

(54) 【発明の名称】 化合物半導体発光素子の製造方法

(57) 【要約】

【課題】 従来、発光素子本体に電流が必ずしも狭窄されないという問題があり、そのため発光素子本体側面に電流がリークするから、発光素子本体に電流を狭窄し、高密度の電流を発光層に注入されないという問題があった。

【解決手段】 本発明の化合物半導体発光素子製造方法では、絶縁基板上に、第1導電型の導電層と、発光層とをこの順に含む、化合物半導体からなる成長層を形成する工程と、前記成長層の一部をエッチングして前記第1導電型の導電層を露出させる工程と、発光素子表面に絶縁層を形成する工程と、前記第1導電型の導電層の露出部に、第1の電極を設ける工程と、前記発光層の上部に第2の電極を形成する工程とを有し、前記絶縁層は、前記第1の電極と前記第2の電極間に設けられることを特徴とする。このような製造方法により、高効率な発光素子を得ることができる。



(2)

1

【特許請求の範囲】

【請求項1】 絶縁基板上に、第1導電型の導電層と、
発光層とをこの順に含む、化合物半導体からなる成長層
を形成する工程と、
前記成長層の一部をエッチングして前記第1導電型の導
電層を露出させる工程と、
発光素子表面に絶縁層を形成する工程と、
前記第1導電型の導電層の露出部に、第1の電極を設ける
工程と、
前記発光層の上部に第2の電極を形成する工程とを有
し、
前記絶縁層は、前記第1の電極と前記第2の電極間に設
けられることを特徴とする、化合物半導体発光素子の製
造方法。

【発明の詳細な説明】

【0001】

【発明の属する技術分野】本発明は化合物半導体発光素
子に関し、特に青色発光ダイオードをはじめとする紫外
光から可視領域にわたる化合物半導体発光の製造方法に
関するものである。

【0002】

【従来の技術】一般に、 $II-VI$ 族化合物半導体 ZnS 、 $ZnSe$ 等は青色発光ダイオードをはじめとする紫
外光から可視領域にわたる高効率発光素子用の材料であ
る。

【0003】この $II-VI$ 族化合物半導体を用いた発
光素子において、従来用いられている構造の例を図17
に示す。図中、71はハロゲン化学輸送法により成長さ
せた ZnS バルク単結晶を $1000^{\circ}C$ の熔融亜鉛中で1
00時間熱処理し、低抵抗した n 型 ZnS 単結晶基板で
ある。この低抵抗 n 型 ZnS 基板71上に分子線エピ
タキシー(MBE)法、あるいは有機金属熱分解(MO
CVD)法を用いて n 型 ZnS からなる発光層74、絶
縁性 ZnS からなる絶縁層75を順次エピタキシャル成
長させ、上記絶縁層75上に金(Au)を蒸着して正電
極77とし、低抵抗 n 型基板71の裏面にインジウム
(In)を用いたオーミック電極を形成し、これを負電
極78として、MIS型発光素子が製作されている。

【0004】

【発明が解決しようとする課題】しかしながら、上述の
従来の発光素子の構造では、導電性基板を必要とした。
しかし、青色発光素子などのワイドギャップ半導体にお
いては、必ずしも導電性基板を得ることが容易でなかつ
た。例えば、上述の従来の化合物発光素子では、基板の
低抵抗化のために、熔融亜鉛中での熱処理工程が必要で
あった。高抵抗もしくは絶縁性の基板を用いる場合、発
光素子の上面に正、負の両方の電極を形成することが考
えられるが、この場合には発光を有効に取り出せない
という問題が生じた。すなわち、電極や発光素子外部より
電流を供給するために、電極に接続されるリード線によ

2

り、発光の取り出しが遮られていた。特に、青色発光素
子の場合、発光効率が小さいため、発光の取り出し効率
を高めることは重要であった。

【0005】また、正、負電極を両方とも発光素子の上
面に形成する場合において、発光層の下層である導電層
を露出させる必要があるが、青色発光素子などのワイド
ギャップ半導体において、ドライエッチングにより露出
した p 型半導体表面に電極を形成すると、電極部分での
抵抗が高くなるという問題が判明した。これは、青色発
光素子などのワイドギャップ半導体においては、良好な
正電極の形成が難しく、正電極を接続する半導体表面は
適切に形成される必要があるためである。

【0006】本発明に係る点に鑑みてなされたもので、
発光の取り出し効率の高い化合物半導体発光素子と、そ
の化合物半導体発光素子の電極における抵抗を小さくし
た製造方法を提供することを目的とするものである。

【0007】さらに、上述の従来の発光素子の構造で
は、発光層を含む主要部、つまり発光素子本体に電流が
必ずしも狭窄されないという問題があった。これは発光
素子本体側面を電流がリークするからである。本発明は
係る点に鑑みてなされたもので、発光素子本体に電流を
狭窄し、発光層に高密度の電流を注入することを特徴と
する。

【0008】

【課題を解決するための手段】本発明の製造方法により
得られる化合物半導体発光素子は、絶縁基板上に、少な
くとも、第1導電型の導電層と、発光層とをこの順に含
み、化合物半導体からなる成長層が形成された化合物半
導体発光素子において、前記成長層の一部がエッチング
されて第1導電型の導電層は露出され、該第1導電型導
電層の露出部に第1の電極が形成され、前記発光層の上部
に第2の電極が形成され、前記第1の電極と第2の電極
との間に発光素子表面に設けられた絶縁層を備えている
ことを特徴とするものである。

【0009】また、その製造方法は、絶縁基板上に、第
1導電型の導電層と、発光層とをこの順に含む、化合物
半導体からなる成長層を形成する工程と、前記成長層の
一部をエッチングして前記第1導電型の導電層を露出さ
せる工程と、発光素子表面に絶縁層を形成する工程と、
前記第1導電型の導電層の露出部に、第1の電極を設ける
工程と、前記発光層の上部に第2の電極を形成する工程
とを有し、前記絶縁層は、前記第1の電極と前記第2の
電極間に設けられることを特徴とするものである。

【0010】この発明における基板としては、低抵抗 n
型 ZnS 、低抵抗 n 型 $ZnSe$ あるいは低抵抗 n 型 $ZnS_{1-x}Se_x$ 等からなるものや、絶縁性 ZnS 、絶縁性
 $ZnSe$ あるいは絶縁性 ZnS_xSe_{1-x} 等からなるもの
が好ましいものとして挙げられる。また、 $GaAs$ や GaP あるいは Si 等の材料も適用可能である。

【0011】そして、例えば、低抵抗 n 型 ZnS 基板

(3)

3

(や低抵抗 n 型 $ZnSe$ 基板あるいは低抵抗 n 型 ZnS_xSe_{1-x} 基板)としては、ハロゲン化学輸送法により成長させた ZnS バルク単結晶(や $ZnSe$ バルク単結晶あるいは ZnS_xSe_{1-x} バルク単結晶)を $1000^\circ C$ の熔融亜鉛中で約 100 時間熱処理することにより、それぞれ以下に示す抵抗率を有する低抵抗化した基板を用いるのが好ましい。

ZnS : 抵抗率($\Omega \cdot cm$)として $1 \sim 10$ が好ましく、 1 程度がより好ましい。

$ZnSe$: $10^{-2} \sim 10$ が好ましく、 1 程度がより好ましい。

ZnS_xSe_{1-x} : $1 \sim 10$ が好ましく、 1 程度がより好ましい。

この際、上記各基板を作成する上で n 型不純物としては、 Al 、 Ga 等や Cl 、 Br が用いられ、 In や I 等も適用可能である。

【0012】また、絶縁性 ZnS [絶縁性 $ZnSe$ (あるいは絶縁性 ZnS_xSe_{1-x})]は、ハロゲン輸送法、昇華法あるいは高圧熔融法により成長させた ZnS バルク単結晶(や $ZnSe$ バルク単結晶あるいは ZnS_xSe_{1-x} バルク単結晶)をそれぞれ低抵抗化処理せずに用いるのが好ましい。

【0013】この発明における発光部としては、 n 型 ZnS あるいは n 型 $ZnSe$ 等からなる。いわゆる ZnS MIS型あるいは $ZnSe$ MIS型の発光素子を構成する発光層や、一対の n 型 $ZnSe$ および p 型 $ZnSe$ 等からなる、いわゆるプレーナ構造を含むモノリシック素子構造の pn 接合発光素子を構成する発光層が好ましいものとして挙げられる。

【0014】導電層ならびに発光層を作成する上で n 型不純物としては、 III 族元素のホウ素(B)、アルミニウム(Al)、ガリウム(Ga)、インジウム(In)、タリウム(Tl)等を、あるいは VI 族元素の塩素(Cl)、臭素(Br)、フッ素(F)、ヨウ素(I)等のうち少なくとも一つ、あるいは上記の III 族元素と VI 族元素とを少なくとも一つずつ組み合わせたものが用いられる。一方、 p 型不純物としては、 I 族元素のリチウム(Li)、ナトリウム(Na)、カリウム(K)、ルビジウム(Rb)、セシウム(Cs)等や、 IIb 族元素の銅(Cu)、銀(Ag)、金(Au)を、あるいは III 族元素のタリウム(Tl)や V 族元素の窒素(N)、リン(P)、砒素(As)、アンチモン(Sb)、ビスマス(Bi)等のうち少なくとも一つ、あるいは上記の I 族、 IIb 族ならびに V 族の元素と、 III 族ならびに VI 族とを少なくとも一つずつ組み合わせたものが用いられる。

【0015】次に、本発明において、発光素子本体が実質的に基板の一部領域上に立設されるとは、基板が、発光素子本体を配設しうる第1領域と少なくとも発光素子本体の側面を包囲する絶縁部を配設しうる第2領域とを

4

有することを意味するものであり、発光素子本体が基板の上面全体に渡って配設されていないことを意味する。

【0016】すなわち、発光素子本体は、例えば、 $300 \mu m \times 300 \mu m$ の素子(チップ)寸法に対して、図13、図14に示すように、直径 $D1$ が $30 \sim 100 \mu m$ 程度(より好ましくは $50 \mu m$)の円柱構造を有するものが好ましいものとして挙げられる。

【0017】また、絶縁部としては、材料として ZnS 、 $ZnSe$ 、 ZnS_xSe_{1-x} 等の $II-VI$ 族化合物半導体からなる絶縁層が挙げられる。 CaS や $CaSe$ 、 SrS あるいは $SrSe$ も適用可能である。そして、抵抗率としては $10^{10} \sim 10^{15} \Omega \cdot cm$ が好ましく、 $10^{15} \Omega \cdot cm$ がより好ましく、その絶縁層における上記発光素子本体の側面を包囲する部分である包囲壁の肉厚 W (図13参照)は $2 \sim 10 \mu m$ が好ましく、 $5 \mu m$ がより好ましい。

【0018】さらに、本発明においては、導電部は、電子濃度 $10^{18} cm^{-3}$ 以上(あるいは正孔濃度 $10^{17} cm^{-3}$ 以上)の低抵抗(抵抗率として $10^{-1} \sim 10^{-3} \Omega \cdot cm$ が好ましく、 $5 \times 10^{-3} \Omega \cdot cm$ がより好ましい)の、例えば、 n 型(あるいは p 型) $ZnSe$ 層や ZnS_xSe_{1-x} 層から構成される。そして、発光部は、 n 型発光層の場合、電子濃度として $10^{15} \sim 10^{18} cm^{-3}$ が好ましく、 p 型発光層の場合では、正孔濃度として $10^{14} \sim 10^{17} cm^{-3}$ が好ましい。

【0019】

【発明の実施の形態】以下図に示す実施例にもとづいてこの発明を詳述する。なお、これによってこの発明は限定を受けるものではない。図1は本発明の第1の実施例の発光素子を模式的に示した断面図である。同図において、1は抵抗率 $1 \Omega cm$ の低抵抗 n 型 ZnS 基板、2は低抵抗 n 型 ZnS からなる第1導電層、3は第1導電層2よりも高いキャリア濃度をもつ低抵抗 n 型 ZnS からなる第2導電層、4は n 型 ZnS 発光層、5は絶縁性 ZnS からなる正孔注入用絶縁層、7は正電極、8は負電極である。

【0020】この素子において、第1導電層2、発光層4、正孔注入用絶縁層5はMBE法を用いて基板1上に順次エピタキシャル成長させた単結晶半導体層である。

【0021】そして、第1導電層2よりも高いキャリア濃度を有する第2導電層3は、第1導電層2の成長時に、成長層表面の一部に光(例えば波長 $193 nm$ の ArF エキシマレーザ光)を照射することにより形成される。すなわち、光を照射しながら成長することにより、光照射部分に不純物元素が高濃度に添加され、非照射部と比較して約1桁キャリア濃度の高い領域を形成することができた。第1導電層2は厚さ $5 \mu m$ 、電子濃度 $10^{18} cm^{-3}$ とし、第2導電層3は第1導電層2のほぼ全層にわたって形成し、電子濃度を上記の成長法を用いて第1導電層1の約10倍の $10^{19} cm^{-3}$ 程度とした。この場合

(4)

5

抵抗率は第1導電層2が $5 \times 10^{-2} \Omega \text{ cm}$ 、第2導電層3のそれは $5 \times 10^{-3} \Omega \text{ cm}$ であった。

【0022】この際、第2導電層3は電流が十分に狭窄されるように、例えば、 $300 \mu\text{m} \times 300 \mu\text{m}$ の素子(チップ)寸法に対して、径 d_1 を $50 \mu\text{m}$ 程度に設定する。発光層4は厚さ $2 \mu\text{m}$ 、電子濃度 10^{17} cm^{-3} とし、正孔注入用の絶縁層5は $20 \sim 700 \text{ \AA}$ の厚さとした。

【0023】そして、正孔注入用の絶縁層5としては、不純物を添加せずに成長させた絶縁性のZnS、あるいは上述したn型不純物とV族元素の窒素(N)、リン(P)、砒素(As)、アンチモン(Sb)等のp型不純物を同時に添加して成長させた絶縁性ZnSを用いることにより安定した特性が得られた。

【0024】正電極7は絶縁層5上の第2導電層3の直上の位置に金(Au)を $500 \sim 1000 \text{ \AA}$ 蒸着して形成した。負電極8は、基板1の裏側全面にインジウム-水銀(In-Hg)を塗布し、高純度水素(H_2)中で約 400°C (30sec)加熱することにより形成したオーミック電極である。

【0025】以上のZnS MIS型発光素子において、素子内の電流経路は第1および第2導電層2および3中において、高キャリア濃度で、より低い抵抗率をもつ第2導電層3中に狭窄され、発光層4へ高密度の電流を注入することが可能となり、従来のZnS MIS型発光素子と比較して5~10倍の輝度を有する青色発光が正電極7、絶縁層5ならびに素子端面を通して観察された。

【0026】図2は上記実施例の発光素子において、高キャリア濃度の第2導電層をリング状に形成した、第2の実施例であるZnS MIS型発光素子を模式的に示す断面図である。同図において基板1、第1導電層2、発光層4、絶縁層5は上記実施例に示す発光素子と同様のものであり、第2導電層13は、第1導電層2を成長する際にArFレーザー光をリング状に照射することで形成した内径 d_2 $30 \mu\text{m}$ 、外径 d_3 $100 \mu\text{m}$ のリング状の高キャリア濃度層である。各層の膜厚ならびにキャリア濃度は、上記第1実施例の発光素子と同程度に設定した。正電極7として、直径 $30 \sim 100 \mu\text{m}$ のAu蒸着電極を絶縁層5上の第2導電層13の直上の位置に形成し、負電極8として、基板1裏面にIn-Hgを用い、リング状のオーミック電極を形成した。

【0027】この場合においても、第2導電層13により発光層4に流れる電流が狭窄され、高輝度の青色発光が得られた。さらに、高いキャリア濃度をもつ第2導電層13は第1導電層2に対して低い屈折率をもつため、発光層4の正電極7と第2導電層13に挟まれた発光部より生じた光は、リング状の第2導電層13に囲まれた、より高い屈折率を持つ第1導電層2中に閉じ込められ、素子端面より漏れることなく基板1の裏面より素子

6

外部へ効率良く取り出すことができた。本実施例により高輝度でしかも高い取り出し効率をもつZnS MIS型発光素子を実現することができた。

【0028】図3は本発明による第3の実施例の発光素子を模式的に示す断面図である。同図において、21は絶縁性ZnSe基板、22は低抵抗n型ZnSeからなる第1導電層、23は第1導電層22より高キャリア濃度のn型ZnSeからなる第2導電層、24はn型ZnSe発光層、25はp型ZnSe発光層、26は低抵抗p型ZnSeからなる導電層、7は正電極、8は負電極である。

【0029】この素子において、絶縁性ZnSe基板21としては、ハロゲン輸送法、昇華法、あるいは高压熔融法により成長させたZnSeバルク単結晶を低抵抗化処理せずに用い、この基板21上にMBE法を用いて各半導体層を順次エピタキシャル成長させる。n型ZnSeからなる導電層22、23、発光層24は実施例1のZnS MIS型発光素子とほぼ同様の形状、寸法、特性とし、この上にp型ZnSeからなる厚さ $2 \mu\text{m}$ 、正孔濃度 $5 \times 10^{16} \text{ cm}^{-3}$ の発光層25、厚さ $5 \mu\text{m}$ 、正孔濃度 $5 \times 10^{17} \text{ cm}^{-3}$ の低抵抗p型ZnSe導電層26を形成し、p型ZnSe導電層26の端部にAuを蒸着して正電極7とし、成長層の一部を化学エッチングあるいは反応性イオンエッチング(RIE)等を用いて除去し、露出させたn型ZnSeからなる第1導電層22上にInを蒸着して負電極8とし、プレーナ構造のZnSe pn接合発光素子とした。

【0030】この際、p型ZnSeからなる発光層25ならびに導電層26に対するp型不純物としては、Ia族元素のリチウム(Li)、ナトリウム(Na)、カリウム(K)、Ib族の銅(Cu)、銀(Ag)、金(Au)、III族元素のタリウム(Tl)、V族元素の窒素(N)、リン(P)、砒素(As)、アンチモン(Sb)、ビスマス(Bi)等を用いた。

【0031】正電極7をp型ZnSe導電層26の端部に形成することによって、電極が発光を遮ることを最小限にすることができ、発光を発光素子上部より有効に取り出すことができた。なお、基板21として昇華法で成長させた無色透明の絶縁性ZnSe単結晶基板を用いることにより、基板側からも高輝度の発光を取り出すことができた。

【0032】この青色発光素子のようにワイドギャップ半導体を用いた場合には、n型半導体を反応性イオンエッチングによって露出させることによって、負電極を形成しているため、抵抗の低い、電極部での発熱の小さく、信頼性の高い化合物半導体発光素子が得られた。

【0033】また、絶縁性基板21を用いたプレーナ構造とすることにより、基板結晶の低抵抗化処理が不要となり、素子作成プロセスが大幅に簡素化されるとともに、素子抵抗の低減により、素子の低損失化が可能とな

(5)

7

った。本実施例により、高輝度のpn接合型発光素子を実現することができた。

【0034】図4は、本発明による第4の実施例であるZnSe pn接合型発光素子の断面模式図を示す。基本的な素子構造は上記第3の実施例と同様であるが、低抵抗n型ZnSeからなる第1導電層22中にこの第1導電層22より高いキャリア濃度の低抵抗n型ZnSeからなる第2導電層33が複数形成されている。

【0035】この場合、個々の第2導電層33の位置で電流が狭窄され高輝度の発光が生じる。10 μ m \times 10 μ m程度以上の微小寸法からなる矩形の第2導電層33を複数、任意の形状に配列することにより、第2導電層33の配列に対応した形状の高輝度の発光が得られた。

【0036】さらに、本発明の発光素子の第5の実施例の概略図を図5に示す。図中、1はn型ZnS単結晶基板である。この低抵抗n型ZnS基板1上に、低抵抗n型ZnS層ならびに低抵抗n型イオウ・セレン化亜鉛合金(ZnS_xSe_{1-x})層を連続にエピタキシャル成長させ、その後、化学エッチングあるいは反応性イオンエッチング(RIE)等のエッチング法により、上記n型ZnS_xSe_{1-x}層を、発光部の下部に相当する部分を残して除去し、低抵抗n型ZnS層を再び成長させ、n型ZnSからなる第1導電層2と、この第1導電層2中にn型ZnS_xSe_{1-x}からなる第2導電層131とを形成する。ZnSの屈折率は2.4であり、ZnS_xSe_{1-x}の屈折率はイオウ(S)組成(x)に応じてZnSの屈折率2.7からZnSeの屈折率2.4まで連続的に変化し、第1導電層2に対し、第2導電層131は高い屈折率をもつ。さらに、この第1導電層2上にn型ZnSからなる発光層4ならびに絶縁性のZnSからなる絶縁層5を積層し、絶縁層5上にAu電極を蒸着し、正電極7とし、低抵抗n型ZnS基板1裏面にInオーミック電極を形成し、負電極8とし、MIS型発光素子とする。

【0037】各半導体層のエピタキシャル成長には、MBE法、あるいはMOCVD法を用いる。すなわち、いずれの成長法においても、供給する原料の種類、量を変えることにより各層を制御性良く成長させることができた。また、ZnS絶縁層5は不純物を添加しないことで得られるが、絶縁性の低い高抵抗n型ZnSとなる場合は、p型ZnS形成用の不純物であるIa族元素のリチウム、ナトリウム、カリウム、ルビジウム、セシウム、Ib族元素の銅、銀、金、III族元素タリウム、V族元素リン、砒素、アンチモン、ビスマスうち少なくとも一つ、あるいは、上記のIa族、Ib族ならびにV族の元素と、III族の元素とを少なくとも一つずつ組み合わせたものを添加することにより、高い絶縁性を示すZnSを成長させることができた。

【0038】そして、第1導電層2及び第2導電層131は素子の電気抵抗を下げるために電子濃度を略約10

8

18 \sim 10¹⁹cm⁻³として抵抗率を小さく(例えば5 \times 10⁻² \sim 5 \times 10⁻³ Ω cm)設定する。この場合、第2導電層131の抵抗率を第1導電層2のそれより小さくすることにより電流は第2導電層131中を主に流れ、発光層4中に高密度の電流注入が生じることにより高輝度の青色発光を得ることが可能となる。第2導電層131を形成するZnS_xSe_{1-x}は第1導電層1にたいして十分大きな屈折率となるように、イオウ(S)の組成(x)を0.5以下とし、発光層から放射された光が効率良く基板側に導かれるように厚さを10 μ m程度とする。第1導電層2の厚さは、第2導電層131との間において、界面の歪が緩和されるよう各2 μ m程度とする。

【0039】発光層4は高い発光効率を得るために、電子濃度を10¹⁷cm⁻³程度に、導電層より低く抑えた高い結晶性を有するn型ZnS層で形成し、厚さは約1 \sim 5 μ mとする。絶縁層5は電流注入の効率を最大とする範囲で薄くし、20 \sim 700Åとする。

【0040】正電極7は発光層4から上方へ放射された光が基板側へ全反射されるように2000 \sim 3000Åの厚さとし、これを第2導電層131の直上に形成する。負電極8は、青色発光が基板裏面より取り出せるようにリング状に形成する。

【0041】本実施例において、発光層4より放射された光は導電層中を透過する際に、屈折率の高い第2導電層131中に閉じ込められ、基板側に効率良く取り出すことが可能となり、従来構造の素子と比較して1桁高い取り出し効率を有するZnSMIS型青色発光素子を実現することができた。

【0042】なお、本実施例において、n型ZnS発光層4の上に、絶縁層5のかわりに正孔濃度10¹⁴ \sim 10¹⁷cm⁻³p型ZnSからなる発光層を積層することにより、上述のMIS型発光素子の場合と同様に、従来のpn接合型あるいはTln接合型の素子と比較してさらに約1桁高い取り出し効率を有するZnSpn接合型発光素子を実現できた。

【0043】図6はZnSMIS型発光素子において、第2導電層131を凸レンズ状の形状とした本発明による発光素子の第6の実施例を示す概略図である。同図において、各層は、MOCVD法を用い、成長層であるZnSあるいはZnS_xSe_{1-x}の禁制帯幅よりも大きなエネルギーをもつ光、例えば波長193nmのArFエキシマレーザ光、あるいは、分光出力50mW/nm²/cm²のキセノンランプより分光した単色光等を基板に照射しながら成長を行う。光照射により、光を照射しない通常の場合には、ほとんど成長の生じない(0.001 μ m/h以下)低い成長温度(200 \sim 350 $^{\circ}$ C)においても十分な成長が得られ、しかも光の強度により、概数0.01 μ m/h \sim 10 μ m/hにわたる広い範囲で成長速度を制御することができる。

(6)

9

【0044】この光照射成長法を用い、まず低抵抗化n型ZnS基板1上に図7の実線Aで示される強度分布をもつ光の照射下で低抵抗のn型ZnSを成長させ、中央部での厚さが約 $2\mu\text{m}$ 、端部での厚さが約 $7\mu\text{m}$ の中央部にすり鉢状の凹部を有する第1導電層の下部層12aを形成する。続けて図7の破線Bで示される強度分布をもつ光の照射下で低抵抗のn型 $\text{ZnS}_x\text{Se}_{1-x}$ を成長させ、上記の第1導電層の下部層12aに形成された凹部上に中央部の厚さが約 $10\mu\text{m}$ の凸レンズ状の第2導電層131を形成し、再び図7の実線Aで示される強度分布の光照射下で低抵抗n型ZnSを成長させて第1導電層の上部層12bを形成し、導電層とする。

【0045】次にこの導電層上にn型ZnS発光層4、絶縁性ZnSからなる絶縁層5を成長させ、絶縁層5に正電極7、低抵抗化n型ZnS基板1の裏面に負電極8を形成し、ZnS MIS型発光素子とする。

【0046】このような構成では、第1導電層12a、12bより高い屈折率をもつ第2導電層131が凸レンズ状の形状を有することから、発光層4から生じた光に集光性ならびに指向性を持たせることが可能となり、発光を素子外部の任意の方向にさらに効率良く取り出すことができた。

【0047】次に、本発明による第7の実施例の概略図を図8に示す。同図において、基板は、ハロゲン化学輸送法で成長させた $\text{ZnS}_x\text{Se}_{1-x}$ バルク単結晶を低抵抗化処理せずに用いた絶縁性 $\text{ZnS}_x\text{Se}_{1-x}$ 基板21aであり、この基板上に低抵抗n型 ZnSySe_{1-y} からなる第1導電層32と、低抵抗n型ZnSeからなり、第1導電層32より屈折率の高い第2導電層33とを形成する。この場合、第1導電層32に対して第2導電層23が十分に高い屈折率を持つように第1導電層32を形成する ZnSySe_{1-y} のイオウ(S)組成(y)を0.5以上とする。

【0048】次にこの導電層上にn型ZnSeからなる発光層24ならびにp型ZnSeからなる発光層25を形成し、p型ZnSe発光層25にAuを用いたオーミック電極を形成し正電極7とし、発光層の一部をエッチングにより除去し露出させたn型 ZnSySe_{1-y} からなる第1導電層32にInを用いたオーミック電極を形成し、負電極8とし、pn接合型発光素子とする。この素子は基板がZnSe発光層よりワイドギャップであり、基板による再吸収が無く、さらにプレーナ型構造であるため、基板21a裏面に電極が形成されず、発光を有効に取り出すことが可能である。

【0049】本実施例においてさらに高い取り出し効率を有するZnSe pn接合型発光素子と実現することができた。次に本発明による第8の実施例の概略図を図9に示す。同図において、基板はハロゲン化学輸送法により成長させたZnSeバルク単結晶を低抵抗化せずに用いた絶縁性のZnSe基板21である。この基板21

10

上に低抵抗p型ZnSeからなる導電層38、p型ZnSe発光層25、n型ZnSe発光層24エピタキシャル成長させた後、層厚 $10\mu\text{m}$ の低抵抗n型 ZnSySe_{1-y} からなる第1導電層32ならびに第1導電層32中に低抵抗n型 ZnSkSe_{1-k} ($k < y$)からなる第2導電層133とを形成し、第1導電層32上にInを用いた負電極8を、エッチングにより露出させたP型ZnSe導電層38にAuを用いた正電極7を、それぞれ形成し、pn接合型発光素子とする。

【0050】なお、第1導電層32を形成する ZnSySe_{1-y} のイオウ(S)組成(y)は、 ZnSkSe_{1-k} で形成される第2導電層133の屈折率が第1導電層32の屈折率より十分に大きくなるように $y > k + 0.5$ とする。

【0051】本実施例においては、絶縁性のZnSe基板21を用いたプレーナ構造とすることにより、基板結晶の低抵抗化処理が不要となり、素子作製プロセスが簡素化された。また、負電極8を低抵抗n型 ZnSySe_{1-y} 層32の端部に形成することによって、負電極8が発光を遮ることを最小限にすることができ、発光素子上部より発光を有効に取り出すことができた。更に、発光素子外部より電流を発光素子に供給する為の各リード線を電極に形成する場合には、正電極に対して負電極が低抵抗n型 ZnSySe_{1-y} 層32上の最も離間した端部位置に設けられているので、発光素子上部より取り出される発光を遮ることなく、リード線を発光素子の外側に向かって引き出すことができた。

【0052】また、本実施例の発光素子においては、発光層上方の負電極が、発光層下部のp型ZnSeからなる導電層38の露出部に設けられた正電極7とは最も離間した端部位置に設けられたので、中央付近を含めて発光層のほぼ全体に電流が流れて発光するので、発光素子上部より発光を有効に取り出すことができた。

【0053】次に本発明による第9の実施例の概略図を図10に示す。同図において、基本的な構造は、上述したZnS MIS型発光素子と同様であるが、第2導電層43はイオウ(S)とセレン(Se)の組成比が厚さ方向(Y方向)に段階的あるいは連続的に変化するn型 $\text{ZnS}_x(1)\text{Se}_{1-x}(1)$ [1:第2導電層43の底面43aから厚さ方向(Y方向)へ向かう変位量]より形成されている。

【0054】すなわち、この第2導電層43のS組成 $[x(1)]$ は第1導電層2との界面($l=0$, $l=L$, L :第2導電層43の厚み)で $x(0)=x(L)=1$ とし、中央部($l=L/2$)で最小となるようにする。このときの最小値 X ($X=x(L/2)$)は第2導電層43が第1導電層2に対して十分高い屈折率を持つように $X < 0.5$ とする。

【0055】このように、第2導電層43の組成が第1導電層2との界面よりZnSから $\text{ZnS}_x\text{Se}_{1-x}$ まで連

(7)

11

続的に変化しているため、界面での各層の格子定数の違いによる欠陥の発生を完全に抑えることができる。本実施例においても、高い取り出し効率をもつZnS MIS型あるいはpn接合型発光素子を実現することができた。

【0056】次に、本発明による第10の実施例の概略図を図11に示す。同図において、基本的な構造は上述したZnS MIS型発光素子と同様であるが、第2の導電層131が台形状の断面を有し、幅方向に中央部に対して両端部の厚みが小さくなっている。

【0057】この場合、低抵抗化n型ZnS基本1上に低抵抗n型ZnS_xSe_{1-x}層の第2導電層131を順次エピタキシャル成長させた後、低抵抗n型ZnS_xSe_{1-x}層を台形状にエッチングし、その上に再び低抵抗n型ZnS層をエピタキシャル成長させ、第1導電層2および第2導電層131を形成する。

【0058】このような構成では、第2導電層131は第1の導電層2に対して高い屈折率をもち、第2の導電層131の端部、すなわち、第1の導電層2と第2導電層131の界面が発光層に対して傾斜した部分において、入射した光は中央部に向かって屈折するため、発光層より放射される光を基板側へ向かって集光させることが可能となり、さらに取り出し効率を向上させることができる。本実施例においてさらに取り出し効率の高いZnS MIS型あるいはpn接合型発光素子を実現することができた。

【0059】なお、上記実施例7、8および9の発光素子においても本実施例と同様に第2導電層を台形状とすることで、発光層より放射される光に集光性を持たせることが可能となり、発光を素子外部へ効率良く取り出すことができた。

【0060】さらに第2導電層131の形状を図12に示す本発明による第11の実施例のように、フレネルレンズ構造とすることにより、発光層から生じる光に高い集光性ならびに指向性を与えることが可能となり、発光を素子外部に任意の方向に高い効率で取り出すことができる発光素子を実現することができる。

【0061】このように、上記第5～第11の実施例によれば、発光の集光性、指向性、ならびに取り出し効率を大幅に高めた高効率の化合物半導体発光素子を実現することができ、情報表示処理用高輝度青色発光装置をはじめとして、極めて有用なオプトエレクトロニクス用光源を提供することが可能となった。

【0062】さらに、本発明の発光素子の第12の実施例の概略図を図13に示す。図中、1aはハロゲン化学輸送法により成長させたZnSeバルク単結晶を1000℃の熔融亜鉛中で100時間熱処理し、低抵抗化した抵抗率約1Ωcmのn型ZnSe基板である。この低抵抗化n型ZnSe基板1a上に直径30～100μmの円形孔をもつマスクを設置し、MBE法により電子濃度

12

10¹⁸cm⁻³以上の低抵抗n型ZnSeからなる導電層53、電子濃度が5×10¹⁶cm⁻³程度のn型ZnSeからなる発光層42、絶縁性のZnSeからなる正孔注入用絶縁層144を順次エピタキシャル成長させ、続けて金(Au)からなる正電極7を堆積させる。

【0063】この際、MBE法では原料分子線が方向性をもつため、基板を各原料分子線の入射方向に対して垂直に配置することにより基板上的マスクの円形孔に対応した位置に直径30～100μmの円柱状の発光素子主要部を制御性よく部分成長させることができた。

【0064】次に、マスクを除去し、絶縁性のZnSeからなる絶縁層115をエピタキシャル成長させる。この際、基板を各分子線の入射方向に対して傾斜させて配置し、基板を回転させながら成長を行い、円柱構造の側面に厚く成長させる。

【0065】その後、正電極7上に堆積した余剰の絶縁性ZnSeを化学エッチング等により除去し、低抵抗化n型ZnSe基板1aの裏面にInを用いたリング状のオーミック電極を負電極8として形成し、MIS型発光素子とする。

【0066】本実施例においては、素子内の電流は円柱状の主要部に狭窄され発光層に高密度の電流を注入することが可能となり、高輝度のZnSe MIS型発光素子を実現することができた。なお、本実施例における発光素子の基板ならびに発光層をはじめとする各半導体をZnSあるいはイオウ・セレン化亜鉛合金(ZnS_xSe_{1-x})により構成したMIS型発光素子においても高輝度の発光を得ることができた。

【0067】次に本発明の第13の実施例の概略図を図14に示す。同図において、上記第1実施例と同様の低抵抗化ZnSe基板1a上にMOCVD法あるいはMBE法を用いて電子濃度10¹⁸cm⁻³のn型ZnSeからなる導電層53、電子濃度10¹⁷cm⁻³のn型ZnSeからなる発光層24、ならびに正孔濃度が10¹⁶cm⁻³のp型ZnSeからなる発光層25を順次エピタキシャル成長させる。

【0068】次に、化学エッチングあるいは反応性イオンビームエッチング等により、上記成長層を低抵抗化n型ZnSe基板1の一部とともに直径50μmの円柱状にエッチングし、発光素子の主要部(発光素子本体)を形成した後、絶縁性のZnS_xSe_{1-x}をエピタキシャル成長させてこれを絶縁層125とする。この絶縁性ZnS_xSe_{1-x}は、発光層24、25を含む主要部を構成するZnSeに対して十分屈折率が低く、かつ格子定数の差が大きくならないようにイオウ(S)組成(x)を0.3～0.7程度とする。

【0069】次に、p型ZnSe発光層25上に成長した絶縁性ZnS_xSe_{1-x}をエッチングにより除去し、露出したp型ZnSe発光層25上にAuを用いたオーミック電極を形成し正電極7とし、低抵抗化n型ZnSe

(8)

13

基板1aの裏面にInを用いたオーミック電極を形成し負電極8とし、pn接合型発光素子とする。

【0070】本実施例においては、上記第12の実施例と同様に発光層における電流密度を上げることが可能となるとともに、絶縁層が発光層を含む主要部より低い屈折率をもつため、発光層で生じた光が主要部内に閉じ込められ、発光を基板側から効率良くとり出すことが可能となり、高輝度でしかも高い取り出し効率を有するZnSe pn接合型発光素子を実現することができた。

【0071】なお、本実施例において、基板ならびに発光層を含む主要部を ZnS_ySe_{1-y} ($0.5 > y > 0$) で、絶縁層を上記 ZnS_ySe_{1-y} よりS組成(z)が0.5程度大きい ZnS_zSe_{1-z} で構成することにより、同様に高輝度で高い取り出し効率を有する ZnS_ySe_{1-y} pn接合型発光素子を実現することができた。

【0072】次に、本発明の第14の実施例の概略図を図15に示す。同図において、基板は、ハロゲン化学輸送法により成長させた ZnS_xSe_{1-x} バルク単結晶を1000℃の熔融亜鉛中で100時間熱処理し、低抵抗化した抵抗率約 $1\Omega\text{cm}$ のn型 ZnS_xSe_{1-x} 基板121であり、この基板上にMOCVD法あるいはMBE法を用いて電子濃度 10^{19}cm^{-3} のn型 ZnS_xSe_{1-x} 導電層63、電子濃度 10^{17}cm^{-3} のn型ZnSeからなる発光層24、正孔濃度 10^{16}cm^{-3} のp型ZnSeからなる発光層25ならびに $5 \times 10^{17}\text{cm}^{-3}$ の正孔濃度をもつp型 ZnS_xSe_{1-x} からなる導電層27を順次エピタキシャル成長させる。

【0073】次に上記第13の実施例と同様に上記成長層を円柱状にエッチングし、絶縁性の ZnS_ySe_{1-y} からなる絶縁層135、Auを用いた正電極7ならびにInを用いた負電極8を形成してpn接合型発光素子とする。この際、n型およびp型導電層63、27を形成する ZnS_xSe_{1-x} のS組成(x)を発光層24、25を形成するZnSeに対して禁制帯幅が0.1eV程度大きくなるように $x=0.1$ 程度とし、絶縁層135を形成する ZnS_ySe_{1-y} のS組成(y)は主要部に対して十分に低い屈折率が得られ、かつ格子定数の差が大きくないように $y=0.3 \sim 0.7$ 程度とする。

【0074】本実施例において上記第13の実施例と同様に、電流狭窄ならびに発光の閉じ込めが可能となるとともに、ZnSeからなる発光層がZnSeより禁制帯幅の大きい ZnS_xSe_{1-x} からなる導電層で挟まれており、キャリアが発光層中に閉じ込められるため、高い発光効率を得ることが可能となり、高輝度、高効率のZnSe pn接合型発光素子を実現することができた。

【0075】なお、本実施例においては、発光層をS組成(z)が0.5以下の ZnS_zSe_{1-z} により形成した場合においても導電層ならびに絶縁層のS組成をそれぞれzだけ増加させることにより、高輝度、高効率のZn

14

SSe pn接合型発光素子を実現することができた。

【0076】第12～第14の実施例においては、発光素子本体が一部領域に立設され、発光素子本体の側面が絶縁層で直接覆われているので、発光素子本体側面にダメージが生じにくくなり、発光素子本体側面付近のダメージや側面に付着した汚れを通じて、発光に寄与しないリーク電流が発生することが抑制され、つまり、電流狭窄が実現され、発光層における電流密度を高めることができた。

【0077】次に、本発明の第15の実施例の概略図を図16に示す。図中、21はハロゲン化学輸送法により成長させたZnSeバルク単結晶を低抵抗化せずに用いた絶縁性のZnSe基板である。この絶縁性ZnSe基板21上に上記第13の実施例と同様の方法でn型ZnSe導電層53、n型ZnSe発光層24ならびにp型ZnSe発光層25を順次エピタキシャル成長した後、成長層をn型ZnSe導電層が露出するまで柱状にエッチングする。

【0078】次にn型ZnSe導電層の一部を残してさらに成長層を基板の一部とともに柱状にエッチングし、柱状の主要部と、主要部から舌状に接続したn型ZnSe導電層53の負電極形成部53aを作成する。

【0079】さらに、この上にS組成(x)が0.3～0.7程度の値をもつ、絶縁性の ZnS_xSe_{1-x} を成長させてこれを絶縁層125とし、p型ZnSe発光層25ならびにn型ZnSe導電層53の舌状部に堆積した絶縁性 ZnS_xSe_{1-x} をエッチングにより除去し、露出したp型ZnSe発光層25上ならびにn型ZnSe導電層53上に、それぞれ、Auを用いた正電極7、Inを用いた負電極8を形成し、プレーナ型のpn接合型発光素子とする。

【0080】発光素子本体が一部領域に立設され、発光素子本体の側面が絶縁層で直接覆われているので、発光素子本体側面にダメージが生じにくくなり、発光素子本体側面付近のダメージや側面に付着した汚れを通じて、発光に寄与しないリーク電流が発生することが抑制され、つまり、電流狭窄が実現され、発光層における電流密度を高めることができた。また、本実施例の発光素子においては、プレーナ型の発光素子であるにもかかわらず、発光素子本体が一部領域に立設され、その側面を含めて正負電極間の導電層表面が、絶縁膜で覆われているので、正負電極間付近のダメージや正、負電極間の導電層に付着した汚れを通じて、発光に寄与しないリーク電流が発生することが抑制され、つまり、電流狭窄が実現され、発光層における電流密度を高めることができた。

【0081】このように第12～15の実施例によれば、高輝度で高い外部効率を有する青色発光を含む化合物半導体発光素子を実現することが可能となり、各種表示装置あるいはプリンタ、ファクシミリ等の高エネルギーかつ高輝度の光源として極めて有用である。

(9)

15

【0082】

【発明の効果】本発明の製造方法により得られた発光素子は、上述のとおり構成されているので、化合物半導体発光素子に付着した付着物などを通じて発光層を通過しない電流、いわゆるリーク電流の発生が抑えることができる。また、発光素子本体が、基板上あるいは第1の導電型の導電層上の一部領域に立設されているので、ウェハーから素子に分離するダイシングの工程などで発光素子本体にダメージを及ぼさないようにすることができる。つまり、本発明により高効率な発光素子を得ること

【図面の簡単な説明】

【図1】発明の実施例1を示す構成説明図である。

【図2】発明の第2の実施例を示す構成説明図である。

【図3】発明の第3の実施例を示す構成説明図である。

【図4】発明の第4の実施例を示す構成説明図である。

【図5】発明の第5の実施例を示す構成説明図である。

【図6】発明の第6の実施例を示す構成説明図である。

【図7】上記第6の実施例の発光素子を作成する上で用いた照射射成長における照射光の強度分布を示す模式図

【図8】発明の第7の実施例を示す構成説明図である。

【図9】発明の第8の実施例を示す構成説明図である。

【図10】発明の第9の実施例を示す構成説明図である。

【図11】発明の第10の実施例を示す構成説明図である。

【図12】発明の第11の実施例を示す構成説明図である。

【図13】発明の第12の実施例を示す構成説明図である。

【図14】発明の第13の実施例を示す構成説明図である。

【図15】発明の第14の実施例を示す構成説明図である。

16


【図16】発明の第15の実施例を示す構成説明図である。

【図17】従来例を示す構成説明図である。


【符号の説明】

- 1、71 低抵抗n型ZnS基板
- 1a 低抵抗n型ZnSe基板
- 2 n型ZnS第1導電層
- 3、13 n型ZnS第2導電層
- 4、74 n型ZnS発光層
- 5、75 ZnS絶縁層
- 7、77 正電極
- 8、78 負電極
- 12a n型ZnS第1導電層の下層部分
- 12b n型ZnS第1導電層の上層部分
- 21 絶縁性ZnSe基板
- 21a 絶縁性ZnS_xSe_{1-x}基板
- 22 n型ZnSe第1導電層
- 23 n型ZnSe第2導電層
- 24 n型ZnSe発光層
- 25 p型ZnSe発光層
- 26、38 p型ZnSe導電層
- 27 p型ZnS_xSe_{1-x}導電層
- 32 n型ZnS_ySe_{1-y}第1導電層
- 33 n型ZnSe第2導電層
- 42 n型ZnSe発光層
- 43 n型ZnS_x(1)Se_{1-x}(1)第2導電層
- 53 n型ZnSe導電層
- 63 n型ZnS_xSe_{1-x}導電層
- 115 ZnSe絶縁層
- 121 低抵抗n型ZnS_xSe_{1-x}基板
- 125 ZnS_xSe_{1-x}絶縁層
- 131 n型ZnS_xSe_{1-x}第2導電層
- 133 n型ZnS_kSe_{1-k}第2導電層
- 135 ZnS_ySe_{1-y}絶縁層
- 144 ZnSe正孔活用絶縁層


【図1】



【図2】




【図3】




(10)


【図4】




【図5】




【図6】




【図7】




【図8】




【図11】




【図9】




【図10】




【図12】



【図13】




【図14】




(11)


【図15】



【図16】



【図17】



フロントページの続き

Fターム(参考) 5F041 AA03 AA22 CA02 CA42 CA49
CA55 CA57 CA66 CA82 CA85
CB02
5F103 AA04 DD30 GG01 HH03 HH10
JJ01 JJ03 LL02 NN10